PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-109358

(43)Date of publication of application: 23.04.1990

(51)Int.CI.

H01L 23/538 H01L 21/321 H01L 23/12 H01L 25/04 H01L 25/18

(21)Application number: 63-261513

(71)Applicant: HITACHI LTD

(22)Date of filing:

19.10.1988

(72)Inventor: KUSHIMA TADAO


SOGA TASAO YAMADA KAZUJI AIDA MASAHIRO

(54) MOUNTING CONSTRUCTION FOR SEMICONDUCTOR

(57) Abstract:

PURPOSE: To obtain a high-reliability semiconductor-mounting construction without a bad influence on solder bumps, by providing protruding parts at four corners of carrier boards, making main solder bump connecting surfaces to have recessed bottom construction, and bringing the protruding parts into contact with surfaces other than the recessed bottoms.

CONSTITUTION: Chip carriers 2 effective for unconnecting and semiconductor elements 1 connected with CCB solders 3 are lapped on a multilayered module board 5, and radiators 7 are attached to the backs. After the gaps between the chip carriers 2 and the semiconductor elements 1 are sealed with resin 4, and strain—suppressing protrusions 2a are formed beforehand, main connecting solder bumps 6 are formed, adjusted the positions to the pads of the board 5, melted by heated, and connected. In order that the pad parts of the board 5 on this occasion may be the recessed bottom parts 5a, parts other than the peripheries of the pad parts are constituted with a thin—film board beforehand; only the protrusions 2a of the carriers 2 are brought into contact with the upside of the thin—film board; and they are connected. In addition, in order to cool the generated heat of the



they are connected. In addition, in order to cool the generated heat of the semiconductor elements etc., and besides to increase the reliability protecting the characteristics of the elements, all the element—mounted area is sealed with a housing 8 and the board 5 by using sealing solder 9.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Solnt. Cl. 5

A. 3

識別記号 作内整理番号 個公開 平成 2年(1990) 4月23日

H 01 L 23/538

7454-5F 6824-5F H 01 L 23/52 21/92

South March

. ... C ::-

化原子 医胸膜炎病炎

. 52 43 4

審査請求 未請求 請求項の数 4 (全5頁)

図発明の名称

(S) Charles 197

顧 昭63-261513

昭63(1988)10月19日

723举 明者 九 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 7 13 But 1 CONTRACTOR STATE

究所内

@発 明 者 ш

48. V 4. T. . . .

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内。

田、、正、宏、 @発 明

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

⑦出 願。人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

四代。理 人 弁理士 小川 勝男 外2名

最終頁に続く

1. 発明の名称:

半導体の実装構造体・・・

2. 特許請求の範囲

1. 同一基板上に、マイクロチップキャリア構造。 体で多数個の半導体素子を塔毅した半導体実装! 雄治において、

前記マイクロチップキャリアの基板側に面す る接続端子の最外段部に凸部を設けっ主接続は んだパンプが接続されるモジュール拡板側のパ. 3. 発明の詳細な説明 ターン部を凹面とした実装構造を物数とする半 游体の実設構造体。

- 前記マイクロチンプキヤリアの最外周部に設っ けられた前記凸部が、平面対角的に三個以上の。。 金属存践技用構造体からなることを特徴とする 半導体の実装構造体。
- 3. 特許請求の範囲第1項において; 前記マイクロチンプキャリアの装板が主接紋

側の前記パターン凹部が、前記主はんだパンプ の病さ、寸法よりも小さいことを特徴とする半導 体の実数構造体。

4. 特許請求の範囲第1項において、およい。

前記マイクロチンプキヤリアの前記凸部の篠 膜積層構造が、Cr, Cu, Ni, Pt, Ti, Ag, Au 等の一種類あるいは複数の元素の欲。 層体からなることを特徴とする半導体の実装機 遊傳·g Mark and all the string afficients of the subgroups and for the age of the

〔産菜上の利用分野〕

本発明は、モジュール拡板上にチツブキヤリア を介して素子を搭載する構造の次期大型計算機に 係り、特に、はんだパンプの耐圧縮変形およびチ ツブキャリアの餌きを制御できる突起部と基板凹 部構造との組合せをもつ高値類性実数構造に関す。

、、【徒来の技術】。

- 従来の装置は、特開昭58-73127 号に記載のよ はんだパンプで接続される前記モジュール基板 うに、はんだ接続用パンプを形成済みのSiウェ

2. 生心造品

ハ(一半導体素子単位が多数個からなる)の一半 選体 寿子の中央にいいノブ 題点より高 題点の制御 用合金を形成し、溶融させて基板制御用メタライ ズに接続し、中央の制御用合金の表面張力で半導 体菽子を持ち上げた構造となつていた。しかし、 この方式では半導体系子の中央部に制御用合金パ ンプを形成するので、半導体素子を持ち上げるこ すなわち、全体のはんだ接続パンプを表面張力で 持ち上げるには、かなりの体程、すなわち、接合 面を必要とするため、高密度実装構造としての考... 厳がなかつた。また、制御用合金パンプの題点が 接続パンプのそれよりも高いので、半導体素子の 脱接線をする場合に、他選子の多数個のはんだ接 校パンプが必ず再済融することになり、從つて、 接続部の位置ずれや傾きの発生による実装への不言し 具合や、さらにはメタライズのはんだ中への旅解 が厳しく接続の信頼性を苦しく低下させるなどの 点についての力速がされていなかつた。

(宛明が解決しようとする課題)

上記従来技術は、半導体素子の接続はんだパン

モジュール接板との間線を削得する磷酸層の接層からなる突起部を設け、多層モジュール接板側の 上はんだパンプ接線面を凹底となる構造とし、突 品部が凹峰以外の平面と接するようにすることに より速成される。

(作用)

多層モジュール 基板の凹 座部以外の平面部に接ってる LSI 素子実装部のキャリア 基板に設けられる た は 関 間 過 からなる 突起は、キャリア 基板の 平四隅に設けられており、多層モジュール 基板 に 対してキャリア 基板 は 常の 平行面 を 保持 している ・

それによつて、多層モジュールは仮上のLSI 素子実装部を脱接続する場合、他の実装部が上部 からの負荷を受けたとしてもはんだパンプ接続部 がひずむことなく初期の接続状態を保持すること ができ、また、突起部がキャリア基板の最外周の 四隣にあるので、はんだパンプが再消融されても キャリア基板の傾きを発生することがない。

さらに、実装構造部が移動時の熱影强変形の発 生、すなわち、キヤリア指板やモジュール接板の

上記目的は、多別モジュール基板上に塔収した LSI素子実装部のキヤリア基板の四級に、多層

膨張係数の違いによる熱ひずみが生じたとしても、 キャリア基板の突起部が多層モジュール基板に接。 続していないので横方向への移動がスムーズであっ り、はんだパンプへの悪影響がない。 (実施例)

以下、本発明の一実施例を第1回ないし第3回 により説明する。

第1回は本発明における半導体実装構造の断面で、第2回は実装構造体部の拡大断面(a)に上示ニップキャリアのモジュール側平面(b)並びに多層モジュール抵収接続面の見取外網(c)からな

第1回で裏面側に電力供給ピン5 b を具備した 多層モジュール基板 5 上に、半導体素子からの発 生然を放散伝達する放然体 7 を背面につけ、脱接 続を有効にするチンプキヤリア 2 と C C B はんだ 3 に接続された半導体素子 1 との間線を樹脂 4 で 封打し、予め、ひずみ抑制突起 2 a を形成させた 後、主接続はんだパンプ 6 を形成させてから多層 モジュール基板 5 のパッドに位置合せし、加熱済

:30

融させて接続する。この場合の多層モジュール基板のパンド部は、凹底部となるように、予め、パンド部周辺以外を確認基板で構成し、キャリアの突起のみが確認基板上に接するようにしておいて接続する。さらに、半導体兼子等の発熱を冷却し、かつ素子特性を保護して倡領性を向上するために、素子・報金域部をハウジングB(例えば、Cu M O 対あるいはAeN材)で該多層モジュール基板5に対止はんだ9で封止する。

この実装構造体(a)では、チンプキヤリア2と半週体素子1の接続は、Pb-2%Snの高機点CCBはんだ3で、多層モジュール基板への熔積は、主接数はんだパンプ6、例えば、Sn-3.5%Agの共晶点はんだ(触点:221で)あるいはSn-5%Sbはんだ(触点:242で)を用い、素子接続はんだよりも融点の低い、つまりは、温度的に階層性をもたして接続した。従って、ハウジングの基板に対止するはんだ材 9 は 財教部を与えないための、少なくともSn-3.5Agはんだの触点(221で)よ

はんだ封止時に発生するばかりでなく、第3個の 左側のチンプキヤリアを多牌モジュール 基板から 群説する場合にも発生しうるもので、このような 現象を显した後続部の信頼性はすこぶる悪い状況 にある。

第2回の(a)は、前途したようなはんだパンプの軟化による問題を未然に防ぐため、予めマイクロチンプキャリア2の最外周コーナ部4箇所(b)に確談秩所、例えばCr。Cu,Ni,Pt,Ti,Ag;Au等の一種類、あるいは、複数の元券の秩用体からなる同一高さの突起2。を設ける。この突起は、金属元素の蒸着方法等によれば、高精度で形成できるものである。その後に主はんだパンプを形成する。

一方、多用モジュール抹板5 個は、(c)に示すように、主はんだパンプ接続面、すなわち、多数個の接続パッド 5 d がある部分を除いて周辺が高い面となるよう辞職視話層例えば、ポリイミド材などによる辞職技板5 c を接続させる。すなわち、主はんだパンプ接続面 5 a を凹部とする。こ

りも低いはんだで封止する必要がある。そこで、 本発明では、S.n-40%Pbはんだ(脇点:被 机191℃、随机183℃)で封止した。

Sn-40%Pbはんだによる対止では、多円 モジュール基板や冷却ハウジング構造体などの熱 容量が大きいことから、封止部のみの局所加熱に よるはんだ封止はむずかしく、従つて、全体的に 予伽加熱をしてから本加熱をする工法によるはん だ溶融・凝固の封止しかない。このため、本加熱 (封止はんだ付温度210±5℃) によつて、主 接続はんだ、例えば、Sn-3.5%Ag 共品点 はんだ(脇点:221℃)はその温度で軟化状態 に陥いる。つまり、軟化で変形しやすくなる。こ のため、第3回の右側二個の将載マイクロチップ キャリア実装形態に示すように、はんだバンブが 軟化し、上記塔毅の放然体の荷重等によつてさら に抑しつぶされ、隣接間はんだパンプ同士が知格 (中央図) したり、また、軟化によつてチツブキ ヤリアが傾いてしまい、放然体の本来の機能を低 下する状態を導くことになる。これらの現象は、

の場合、チップキャリアの突起部が対応位置2bに来るような薄膜球板構造を配置して接着させる。チップキャリア2の一面上に、ひずみ抑制突起2aと主接続はんだバンプ6を形成させた半導体素子実装部を、凹部をもつ多層モジュール基板5の接続パッド部5dに位置合せして加熱溶機させ接続(第1回)する。

このような実装構造を形成させる方法により、 チンプキャリアの脱接線時の主接終はんだパンプ。 のひずみを抑制するばかりでなく対比プロセス条件に温度階層的余裕をもたせることができ、従つ て、高値額性の半導体実装構造となつた。 (発明の効果)


本発明によれば、高密度半導体はんだバンプ実 装部の圧縮変形を抑制できるので、実装部の競技 校が容易にでき、かつ、封止部の開封にも十分に 対応できる。

4. 図面の簡単な説明


第1図は本発明の一実施例のはんだパンプひずみ抑制突起と凹構改多層モジュール基板の半導体


央技構造体の斯面図、第2回(a)はチンプキヤリア実装部の拡大断面図、(b)は多層モジュール基板に面するチンプキヤリアの平面図、(c)はチンプキヤリアが堪載される多層モジュール基板の平面図、第3回は従来方法の構造によるはんだパンプの圧粒変形状態の説明図である。

代理人· 弁理士 小川勝男




第2四





(c) 24 5d 5d 5a 5a

苯3网



第1頁の続き 動Int.Cl.5 H 01 L 21/3

識別配号

庁内整理番号

H 01 L 21/321 23/12 25/04 25/18

7738-5F H 01 L 23/12 7638-5F 25/04 L 7